Разработка вычислительного устройства для выполнения операции умножения двоичных чисел

курсовая работа

2. СЛОВЕСНОЕ ОПИСАНИЕ ОПЕРАЦИИ УМНОЖЕНИЯ

В ЭВМ операции умножения чисел с фиксированной запятой с помощью соответствующих алгоритмов сводиться к операциям сложения и сдвига. При умножении двух чисел произведение формируется суммированием частичных произведений. В зависимости от цифры множителя к сумме частичных произведений прибавляется либо множимое, либо ноль. Произведение двух n-разрядных чисел с фиксированной запятой может иметь значащих разрядов. Поэтому необходимо предусмотреть возможность формирования в АЛУ произведения, имеющего двойную длину по сравнению с исходными числами.

В зависимости от способа формирования суммы частичных произведений различают четыре метода выполнения умножения (рисунок 2.1). Введем некоторые обозначения, используемые ниже: пч - частичное произведение, - частичная сумма, Mн - число-множимое, Мт - число-множитель.

Рисунок 2.1 - Схема алгоритмов умножения

Так как в нашем случае походит (алгоритм Б), представим, что

Мн = А = 0,…

Мт = B = 0,b1*b2… = ++…++

Тогда (алгоритм Б) имеет вид:

Мн·Мт = С=А·В = 0+ b1·A+ b2A2+…+

Умножение, начиная с младших разрядов множителя, при сдвиге множимого влево и неподвижной сумме частичных произведений, регистр множимого и сумматор частичных произведений имеют двойную длину. Регистр множителя при этом должен иметь цепи сдвига вправо, регистр множимого цепи сдвига влево, а сумматор частичных произведений не содержит цепей сдвига. Последовательность действий определяется, как и в первом варианте, младшим разрядом регистра множителя. При этом методе регистр множимого и сумматор частичных произведений должны иметь двойную длину. Этот метод требует больше оборудования, но никаких преимуществ не дает.

Делись добром ;)